АЛГОРИТМЫ АНАЛИЗА ЦИФРОВЫХ УСТРОЙСТВ В основе анализа цифровых устройств лежит использование их физических и логических моделей для получения картины логико-временного поведения устройства при различных входных воздействиях.
Модели цифровых устройств, используемые при проектировании РЭУ, можно разделить на две основные группы: физические и логические [1].
При физическом моделировании отдельные элементы, из которых состоит цифровое устройство (ЦУ), представляются их электрическими макромоделями, состоящими из базовых элементов теории цепей (пленочных резисторов и конденсаторов, диффузных резисторов и конденсаторов, биполярного или МДП-транзистора, полупроводникового диода).
На основании системы этих макромоделей формируется полная электрическая модель ЦУ.
Физические модели ЦУ позволяют наиболее полно представить работу устройства во времени с учетом реальных задержек срабатывания элементов.
Эти модели целесообразно использовать на заключительном этапе проектирования РЭУ из-за больших затрат времени на моделирование, когда необходимо иметь данные об устройстве, которые нельзя получить с помощью более простых моделей.
При логическом моделировании каждый элемент ЦУ представляется упрощенной формальной моделью в виде логического соотношения, описывающего логику его функционирования [1].
При меньшей детализации работы в сравнении с физическими логические модели обладают во много раз большим быстродействием и позволяют решать ряд важных практических задач:
• проверять правильность логического функционирования ЦУ;
• сравнивать характеристики различных вариантов схемных решений;
• разрабатывать процедуры тестового контроля ЦУ и проверять их правильность и полноту;
• проверять работу цепей установки ЦУ в начальном состоянии.
В настоящее время разработано много алгоритмов, пакетов прикладных программ и даже специализированных языков для анализа и моделирования ЦУ на логическом уровне.
При моделировании на логическом уровне физическая природа сигналов (ток или напряжение) в ЦУ не конкретизируется.
Сигналы задаются символами, совокупность которых описывает состояние и работу элементов, из которых состоит ЦУ.
Совокупность используемых при этом символов называется алфавитом логического моделирования.
При этом между реальными сигналами и символами устанавливается однозначное соответствие.
Простейшим является двоичный алфавит, включающий всего два символа: 0 и 1.
Он обеспечивает максимальную скорость моделирования, но не позволяет выявлять неоднозначность работы ЦУ и характер переходных процессов.
Моделирование ЦУ с помощью многозначных (троичных, пятизначных, девятизначных, бесконечных) алфавитов обеспечивает возможность получения большей информации о ЦУ.
При этом отдельные элементы моделируются многозначными таблицами истинности, что приводит к увеличению требуемого времени моделирования.
В качестве моделей элементов ЦУ используются формальные модели «черного ящика», в которых связь между входными и выходными сигналами элемента задается с помощью булевых уравнений либо таблиц истинности.
Так, например, любое цифровое устройство может быть реализовано на основе комбинаций простейших базовых элементов цифровых схем И, ИЛИ, НЕ, операции сложения по модулю два и др.
При моделировании ЦУ на основе микросхем средней и большой степени интеграции более сложные элементы (триггеры, регистры, устройства памяти) могут представляться в одних случаях комбинациями простейших базовых элементов, а в других случаях описываться в терминах выполняемых ими операций (без разложения на составляющие их простейшие элементы).
Таким образом, математическая модель цифрового устройства представляет собой систему булевых уравнений, каждое из которых описывает один элемент ЦУ либо систему многомерных таблиц истинности.
Такие математические модели могут быть реализованы на ЭВМ различными способами.
Алгоритмы анализа ЦУ в зависимости от учета или неучета задержек в их срабатывании делятся на синхронные и асинхронные, а по способу организации процесса решения системы уравнений — на сквозные и событийные.
Модели, реализующие синхронный алгоритм анализа, соответствуют работе синхронного автомата, в котором сигналы на входы ЦУ поступают только в моменты подачи синхросигналов.
В остальное время входные сигналы не могут изменять состояние ЦУ.
Переходные процессы в устройстве обязательно заканчиваются к моменту прихода следующего синхросигнала.
В моделях, реализующих асинхронный алгоритм анализа, модель каждого элемента представляется в виде каскадного соединения идеального безынерционного логического элемента и
линии задержки на время (срабатывания элемента) т.е.
независимой переменной при этом является время продвигаемое с шагом, равным минимальной задержке срабатывания элемента в устройстве т.
Алгоритмы сквозного моделирования реализуются в пакетах прикладных программ автоматизации проектирования РЭУ на основе метода простой итерации, а также на основе методов итерации Зейделя с ранжированием и без ранжирования уравнений.
|